RISC-V
RISC-V (изговара се „risk-five“ [2]) је архитектура скупа инструкција отвореног стандарда заснована на утврђеним принципима рачунара са редукованим скупом инструкција (RISC). Пројекат је започет 2010. на Универзитету Калифорније у Берклију. [3] [4] RISC-V се нуди под бесплатним лиценцама отвореног кода. [5] Документи који дефинишу архитектуру скупа инструкција RISC-V (ISA) нуде се под лиценцом Creative Commons или BSD лиценцом. Главна подршка за RISC-V је додата у кернел Линукса 5.17 2022., заједно са његовим алатима. [6] У јулу 2023. RISC-V, у својој 64-битној варијанти под називом riscv64, [7] је укључен као званична архитектура Линукс дистрибуције Debian, у својој нестабилној верзији. [8] Циљ овог пројекта је био „да Debian буде спреман за инсталацију и рад на системима који имплементирају варијанту RISC-V ISA“. [9] Gentoo такође подржава RISC-V. [10] Fedora подржава RISC-V као алтернативну архитектуру од 2025. [11] [12] Пројекат openSUSE је додао подршку за RISC-V 2018. [13] Неки чланови RISC-V International-а, као што су Alibaba's Damo Academy и Raspberry Pi, [14] [15] нуде или су најавили комерцијалне системе на чипу (SoC) који укључују једно или више RISC-V компатибилних CPU језгара. [16] ИсторијаТермин RISC датира из 1980. Пре тога, постојало је извесно знање (видети Џона Кока) да једноставнији рачунари могу бити ефикасни, али принципи дизајна нису били широко описани. Једноставни, ефикасни рачунари су одувек били од академског интереса, што је резултирало RISC скупом инструкција DLX за прво издање књиге „Рачунарска архитектура: квантитативни приступ“ 1990., чији је коаутор био Дејвид Патерсон, а касније је учествовао у настанку RISC-V. DLX је био намењен за образовну употребу; академици и хобисти су га имплементирали користећи програмабилне низове капија (FPGA), али никада није био заиста намењен за комерцијалну примену. ARM процесори, верзије 2 и раније, имали су скуп инструкција јавног власништва и још увек их подржава GNU Compiler Collection, популарни компајлер слободног софтвера. За овај ISA постоје три језгра отвореног кода, али никада нису произведена. Језгра OpenRISC, OpenPOWER и OpenSPARC/LEON нуде бројни произвођачи и имају подршку за главни GCC и Linux језгро. [17] [18] [19] Крсте Асановић са Универзитета Калифорније у Берклију имао је истраживачки захтев за рачунарски систем отвореног кода, а 2010. је одлучио да развије и објави један у „кратком, тромесечном пројекту током лета“ са неколико својих постдипломаца. План је био да се помогне и академским и индустријским корисницима. [20] Дејвид Патерсон са Берклија се придружио сарадњи јер је био творац Беркли RISC-а,[21] а RISC-V је истоимена пета генерација његове дуге серије кооперативних истраживачких пројеката заснованих на RISC-у на Универзитету Калифорније у Берклију (RISC-I и RISC-II објављени 1981. од стране Патерсона, који назива[22] SOAR архитектуру[23] из 1984. „RISC-III“ и SPUR архитектуру из 1988. „RISC-IV“). У овој фази, студенти су обезбедили почетни софтвер, симулације и дизајн процесора.[24] Аутори RISC-V и њихова институција су првобитно набавили ISA документе[25] и неколико дизајна процесора под BSD лиценцама, које омогућавају да изведени радови — као што су дизајни RISC-V чипова — буду или отворени и слободни, или затворени и власнички. Сама ISA спецификација (тј. кодирање скупа инструкција) објављена је 2011. као отворени код[26] са свим задржаним правима. Стварни технички извештај је касније стављен под лиценцу Creative Commons како би се омогућило унапређење од стране спољних сарадника преко RISC-V фондације, а касније и RISC-V International. Потпуна историја RISC-V објављена је на веб-сајту RISC-V International.[27] ISA база и проширењаRISC-V има модуларни дизајн, који се састоји од алтернативних основних делова, са додатним опционим проширењима. ISA база и њена проширења развијени су заједничким напорима индустрије, истраживачке заједнице и образовних институција. База специфицира инструкције (и њихово кодирање), ток управљања, регистре (и њихове величине), меморију и адресирање, логичку (тј. целобројну) манипулацију и помоћне компоненте. Сама база може да имплементира поједностављени рачунар опште намене, са пуном софтверском подршком, укључујући компајлер опште намене. Стандардна проширењаСтандардна проширења су специфицирана да раде са свим стандардним базама и једни са другима без сукоба. Многи RISC-V рачунари могу имплементирати проширење компресованих инструкција како би смањили потрошњу енергије, величину кода и употребу меморије.[2] Такође постоје будући планови за подршку хипервизорима и виртуелизацији.[28] Заједно са екстензијом супервизора, S, RVGC скуп инструкција, који укључује један од основних RV скупова инструкција, G колекцију екстензија (што укључује „I“, што значи да база није уграђена) и C екстензију, дефинише све инструкције потребне за погодну подршку оперативног система опште намене.[2]
 Да би се именовале комбинације функција које се могу имплементирати, дефинисана је номенклатура која их специфицира у Поглављу 27 важеће ратификоване Непривилеговане ISA Спецификације. Прво се специфицира база скупа инструкција, кодирање за RISC-V, ширина регистра у биту и варијанта; нпр. RV64I или RV32E. Затим следе слова која одређују имплементиране екстензије, редоследом наведеним у горњој табели. Свако слово може бити праћено главним опционо праћеним "p" и мањим бројем опције. Тако се RV64IMAFD може записати као RV64I1p0M1p0A1p0F1p0D1p0 или једноставније као RV64I1M1A1F1D1. Доње црте се могу користити између екстензија ради читљивости, на пример RV32I2_M2_A2. Референце
|
|||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||||
